



日本国特許庁
PATENT OFFICE
JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されて
いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed
with this Office.

出願年月日
Date of Application:

1998年 2月 6日

出願番号
Application Number:

平成10年特許願第025436号

出願人
Applicant(s):

キヤノン株式会社

CERTIFIED COPY OF
PRIORITY DOCUMENT

RECEIVED


APR 28 1999

Group 2700

1999年 2月26日

特許庁長官
Commissioner,
Patent Office

伴佐山 建志



出証番号 出証特平11-3010459



Docket: 1232-4507

PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant(s) : Yuichi Hirai
Serial No. : 09/243,714 Group Art Unit : 2774
Filed : February 3, 1999
For : IMAGE PROCESSING APPARATUS AND METHOD

CERTIFICATE OF MAILING (37 C.F.R. 1.8a)

Assistant Commissioner of Patents
Washington, D.C. 20231

RECEIVED

APR 28 1999

Sir:

Group 2700

I hereby certify that the attached Claim to Convention Priority; Certified copies of two priority documents; and return receipt postcard (along with any paper(s) referred to as being attached or enclosed) and this Certificate of Mailing are being deposited with the United States Postal Service on the date shown below with sufficient postage as first-class mail in an envelope addressed to the: U.S. Patent and Trademark Office, Washington, DC 20231.

Respectfully submitted,

MORGAN & FINNEGAN, L.L.P.

By: 

Michael M. Murray

Date: April 22, 1999

Mailing Address:
MORGAN & FINNEGAN, L.L.P.
345 Park Avenue
New York, New York 10154
(212) 758-4800
(212) 751-6849 Telecopier



Docket: 1232-4507

PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant(s) : Yuichi Hirai
Serial No. : 09/243,714 Group Art Unit : 2774
Filed : February 3, 1999
For : IMAGE PROCESSING APPARATUS AND METHOD

RECEIVED

APR 28 1999

ASSISTANT. COMMISSIONER OF PATENTS AND TRADEMARKS
Washington, D.C. 20231

Group 2700

CLAIM TO CONVENTION PRIORITY

In the matter of the above-identified application and under the provisions of 35 U.S.C. §119 and 37 C.F.R. §1.55 applicants claim the benefit of the following prior applications:

Application filed in	: Japan	Application filed in	: Japan
Serial No.	: 10-025436	Serial No.	: 10-216557
Filing Date	: 2/6/98	Filing Date	: 7/16/98

1. ☒ Pursuant to the Claim to Priority, applicants submit duly certified copies of said foreign application.
2. ☐ A duly certified copy of said foreign application is in the file of application Serial No. _____, filed _____.

Respectfully submitted,
MORGAN & FINNEGAN

By: _____

Michael M. Murray
Registration No. 32,537

Dated: April 22, 1999

Mailing Address:
MORGAN & FINNEGAN
345 Park Avenue
New York, New York 10154
(212) 758-4800 Telephone



(translation of the front page of the priority document of Japanese Patent Application No. 10-025436)

PATENT OFFICE
JAPANESE GOVERNMENT

~~This is to certify~~ that the annexed is a true copy of the following application as filed with this Office.

Date of Application: February 6, 1998

Application Number : Patent Application 10-025436

Applicant(s) : CANON KABUSHIKI KAISHA

RECEIVED

APR 28 1999

Group 2700

February 26, 1999

Patent Office

Takeshi ISAYAMA

Certification Number 11-3010459

【書類名】 特許願

【整理番号】 3595002

【提出日】 平成10年 2月 6日

【あて先】 特許庁長官殿

【国際特許分類】 H04N 5/00

【発明の名称】 画像処理装置及びコンピュータ読み取り可能な記憶媒体

【請求項の数】 11

【発明者】

 【住所又は居所】 東京都大田区下丸子3丁目30番2号 キヤノン株式会社
社内

 【氏名】 平井 雄一

【特許出願人】

 【識別番号】 000001007

 【氏名又は名称】 キヤノン株式会社

【代理人】

 【識別番号】 100090273

 【弁理士】

 【氏名又は名称】 國分 孝悦

 【電話番号】 03-3590-8901

【手数料の表示】

 【予納台帳番号】 035493

 【納付金額】 21,000円

【提出物件の目録】

 【物件名】 明細書 1

 【物件名】 図面 1

 【物件名】 要約書 1

 【包括委任状番号】 9705348

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 画像処理装置及びコンピュータ読み取り可能な記憶媒体

【特許請求の範囲】

【請求項 1】 入力画像信号を格納する記憶手段と、
上記記憶手段から出力される画像信号と上記入力画像信号との一方を選択する
選択手段と、

1 画面分の入力画像信号を上記記憶手段に格納させる制御を行うと共にこの格
納期間に上記選択手段に上記入力画像信号を選択させる制御を行う制御手段とを
備えた画像処理装置。

【請求項 2】 上記制御手段は、上記格納終了後、上記記憶手段の出力を行
わせ、出力される画像信号を上記選択手段に選択させる制御を行うことを特徴と
する請求項 1 記載の画像処理装置。

【請求項 3】 上記記憶手段は複数の領域に分割され、その 1 つの領域に上
記入力画像信号が格納されると共に、格納された画像信号に所定の処理を施した
後、上記記憶手段の他の領域に格納する処理手段を設け、上記制御手段は、上記
所定の処理中は上記選択手段に上記入力画像信号を選択させることを特徴とする
請求項 1 記載の画像処理装置。

【請求項 4】 上記所定の処理は、画像の縮小処理であることを特徴とする
請求項 3 記載の画像処理装置。

【請求項 5】 上記記憶手段に格納された複数の縮小画像を表示画面上に配
列する処理を行う配列処理手段を設けたことを特徴とする請求項 4 記載の画像処
理装置。

【請求項 6】 上記入力画像信号は写真フィルムを撮像手段で撮像して得ら
れる静止画像信号であることを特徴とする請求項 1 記載の画像処理装置。

【請求項 7】 入力画像信号を記憶手段に格納する格納処理と、
上記記憶手段から出力される画像信号と上記入力画像信号との一方を選択する
選択処理と、

1 画面分の入力画像信号を上記記憶手段に格納させる制御を行うと共にこの格
納期間に上記選択処理により上記入力画像信号を選択させる制御を行う制御処理

とを実行するためのプログラムを記憶したコンピュータ読み取り可能な記憶媒体

【請求項 8】 上記格納終了後、上記記憶手段の出力を行わせる出力処理と、この出力される画像信号を上記選択処理により選択させる制御を行う制御処理とを実行するためのプログラムを記憶したことを特徴とする請求項 7 記載のコンピュータ読み取り可能な記憶媒体。

【請求項 9】 上記記憶手段は複数の領域に分割され、その 1 つの領域に上記入力画像信号が格納されると共に、格納された画像信号に所定の処理を施した後、上記記憶手段の他の領域に格納する処理と、上記所定の処理中は上記選択処理に上記入力画像信号を選択させる処理とを実行するためのプログラムを記憶したことを特徴とする請求項 7 記載のコンピュータ読み取り可能な記憶媒体。

【請求項 10】 上記所定の処理は、画像の縮小処理であることを特徴とする請求項 9 記載のコンピュータ読み取り可能な記憶媒体。

【請求項 11】 上記記憶手段に格納された複数の縮小画像を表示画面上に配列する処理を実行するプログラムを記憶したことを特徴とする請求項 10 記載のコンピュータ読み取り可能な記憶媒体。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、撮像手段よりの静止画像入力情報をデジタル化した後、フレームメモリに蓄積し、このフレームメモリ内の蓄積画像データを読み出し、ディスプレイ表示すべくビデオ信号を生成して、外部出力又は表示する機能を有するフィルムプレーヤに用いて好適な画像処理装置及びコンピュータ読み取り可能な記憶媒体に関する。

【0002】

【従来の技術】

従来、静止画像情報を入力情報源として持ち、フレームメモリに静止画像情報を蓄積して処理し、表示装置へ出力する画像処理装置として、現像済みスチル写真フィルムをラインセンサやフィールド CCD で撮像して写真フィルムの画像信

号に変換し、このフィルム画像をディスプレイに表示させるフィルムプレーヤが提案されている。

【0003】

このフィルムプレーヤの装置外観を図8に示す。図8において、フィルムプレーヤ60に設けられたフィルム装填口62にフィルムカートリッジ61を装填するように成されている。ここでは、現像後のフィルムカートリッジとしてAPSフィルムを想定している。従来フィルム（スリーブ）を対象とする場合は、カートリッジではなく、スリーブ（またはマウント）を保持する部品に置き換えられる。

【0004】

APSフィルムの外観を図9に示す。図示のようにフィルム部1102は、上記フィルムカートリッジ61に軸（スプール）1101に巻き付く形で格納される。このフィルム部1102は、各コマの位置を示すパーフォレーション1103と磁気記録情報層1104とが設けられている。

【0005】

フィルムプレーヤ60の出力は、ケーブル64を介して従来のテレビジョン方式ディスプレイ63に送られる。フィルムプレーヤ60とテレビジョンディスプレイ63とのインターフェースは、ビデオ信号によりなされる。このテレビジョンシステムの走査系は水平同期信号及び垂直同期信号（またはこの二つを混在したコンポジット信号）を含み、上記同期信号に映像信号を合わせたものがビデオ信号である。このビデオ信号は、各国において幾つかの仕様がある（NTSC、PAL、SECAM等）。図10にビデオ信号の代表として、日本でも採用しているNTSC（EIA RS-170）のシーケンス（波形）を示す。

【0006】

フィルムプレーヤ60のディスプレイ63に対するユーザインターフェースは、例えば図8のリモコン66が用いられる。ここではコード65を媒体としているが、赤外線方式も普及している。リモコン66には、操作ボタン661～668が設けられている。

【0007】

A P S方式においては、15枚、25枚、40枚用のフィルムカートリッジが用意されている。撮影後の画像内容の全体は、通常、現像後にインデックスプリントという形でユーザが入手できる。インデックスプリントの外観を図11に示す。

【0008】

フィルムプレーヤ60において、所望のフィルム箇所をディスプレイ表示するには、上記インデックスプリントと同様の情報からフィルム番号を選択し、リモコン66の操作によって選択すれば良い。そのためフィルムプレーヤ自体にインデックスプリントと同様の情報を表示する機能も含まれるのが常である。図12は、インデックス用にディスプレイ画像分割を考えた場合を図示したものである。

【0009】

図12(A)は、インデックスプリントに近い状態で入力した場合の画素数を示す。上述のようにA P S方式では最大40枚を一単位とするため、例えば縦512、横1024画素で構成した場合、一枚の表示サイズは84×112となることを示している。しかし、現状のN T S Cテレビジョン構成では、画面縦横比3:4であり、フィルムスキャン画素を正方格子に持っていくには、メモリサイズも考慮して480:640程度に定めるのが一般的である。図12(A)にこのサイズを当てはめたのが同図(B)である。モニタ画面には、同図(C)サイズのように構成するのが一般的である。

【0010】

図12(C)のようにディスプレイ表示したインデックス画面により、ユーザは画面選択を行う。リモコン66上のボタン661～668はインデックス画面上の選択部(反転、枠等、選択状態であることが分かる表示箇所)を上下左右で移動するためのボタンである。選択希望箇所を選択部が移動した時点で、選択ボタン667を押し、選択後キャンセルするには解除ボタン668を押す。選択後、一画面単位で表示された際には、前画面、後画面をUPボタン665、DOWNボタン666で移動できる。その場合、解除ボタン668により、インデックス画面に戻る仕様とすることもできる。

【0011】

フィルムプレーヤからテレビジョンディスプレイに画像出力するには、図10に示すような同期信号を含む映像信号に画像情報を乗せなければならない、そのための処理が必要となる。このようなビデオ表示処理を行うための従来の画像処理装置要部ブロック図を図13に示す。フィルムプレーヤからの入力画像情報源は、前述の如くフィルムである。このフィルムは、CCD等により光電変換された電気信号として扱われる。図13において、画像情報（有効部）の電気信号（レベル信号）は、ADコンバータ105によりデジタル値情報に変換された後、デコーダ104により入力電気信号より有効なタイミングで画像を取込むための処理を施される。

【0012】

このデジタル値情報は、CCDの走査方法により入力順番は異なるが、最終的には1画面（フレーム）情報として記憶部102に格納される。この格納データは、ビデオメモリ103に転送され、ビデオレートに合わせて次段のDAコンバータ106に連続して出力する。アナログに変換された信号は、ビデオエンコーダ107を通して輝度情報、色情報、同期情報を含むビデオ信号にエンコードされ、表示情報出力として、上記ディスプレイ63に出力される。

【0013】

フィルムプレーヤでは、対象となる映像情報源は（現像済み）フィルムであり、動画像ではない。そのため、ディスプレイ63には絶えず選択フィルム画面のビデオ信号を送出し続けなければならない。しかし、新規取込み画像に切替える際には、ビデオ信号を出力しながら次期画面情報に更新しなければならない。このため従来の装置では、デュアルポートを有するビデオメモリ103を用いてデータの格納と出力とを両立できるようにしている。

【0014】

このとき、記憶部102とビデオメモリ103とを使い分けているので、前記インデックス画面を生成する際には、一画面ずつフィルム画像を記憶部102に取込んで縮小処理を施し、前記インデックスフォーマットでビデオメモリ103に格納することにより、図12（C）のようにビデオアウトすることができる。

【0015】

CCD出力自体は、例えばカムコーダのように、大抵はそのままビデオ表示可能である。動画像の場合は、時々刻々と撮像画像情報が変化するので記憶部102に画像データを一時格納することはない（デジタル処理時は除く）。しかしながらフィルムプレーヤでは、フィルムをバックライトで照射しながらCCDで撮像するので、長時間の走査駆動は、装置内部の温度を異常に高めることになる。このため必要情報を記憶部102上に確保したらバックライトは消灯するようにしている。

【0016】

【発明が解決しようとする課題】

上述した理由により、記憶部102、ビデオメモリ103を駆使して、ビデオ信号を生成している訳であるが、ビデオメモリ103として用いられる上記デュアルポートメモリデバイスは、シングルポートのものより高価であり、安価な製品を供給する際には敬遠したいデバイスである。

シングルポートメモリデバイスのみを使用したフレームメモリ構成も存在するが、このようなフレームメモリ構成では、このメモリから表示データ（ビデオ信号）の呼出し中は、ビデオSync（同期）期間中以外のデータの更新は禁止される、という制約を持つ。つまり、次期データの取込みは、そのビデオSync中のみを以って行わなければならない。

【0017】

上記ビデオsyncを視覚的に図示したのが、図14に示す1フレーム表示タイミング（但しNTSC方式）である。図14より、1フレームの期間は1/30秒であり、1フィールドは1/60秒（16.7ms）である。NTSC方式では、インタレースを行い、フィールド交互に出力を要する。1フィールドにおいては1H（水平走査）毎に10.9 μ sのHsync期間を、1V（垂直期間）においては571.5 μ sのVsyncの期間を有する。

上記数値より、シングルポートメモリをビデオメモリ103に使用した場合のビデオ信号出力中のデータ更新は、1フィールド全体の期間の約2割しか適用されない。数フィールドの領域を有するメモリの現行ビデオアウト領域以外の領域

に分割して書込むとしても、数フィールド分の期間を待たねばならない。

【0018】

そして、新たな更新フレーム情報が蓄積されて後、ビデオメモリ出力アクセス領域を変更してディスプレイ画像を変えることになる。切替要求より上記のようにかかる時間を短縮して、ユーザインターフェースを最適化するには、上記デュアルポートのメモリを適用するか、シングルポートのメモリを複数個使用して、出力更新毎に切替える構成としなければならない。

どちらにしても、ユーザインターフェースを満足させようとする高価な装置構成となるし、複数個のメモリの使用は、バスアービタ等、制御回路も複雑となる。

【0019】

即ち、入力した静止画像情報を表示目的のビデオ信号として出力する画像処理装置、特にフィルムプレーヤのような複数画面の連続表示を必要とする装置においては、静止画像を一旦記憶部に格納する必要がある、且つこの記憶部からビデオレートでデータを引き出している間には、データ更新に関し（シングルポートデバイスならば）sync期間のみのアクセスとするかデュアルポートデバイスを用意するかの制約を受けるという問題があった。

【0020】

本発明は上記の問題を解決して出力画像を途切れさせずに次の画像に更新できるようにすることを目的としている。

【0021】

【課題を解決するための手段】

本発明による画像処理装置においては、入力画像信号を格納する記憶手段と、上記記憶手段から出力される画像信号と上記入力画像信号との一方を選択する選択手段と、1画面分の入力画像信号を上記記憶手段に格納させる制御を行うと共にこの格納期間に上記選択手段に上記入力画像信号を選択させる制御を行う制御手段とを設けている。

【0022】

本発明による記憶媒体装置においては、入力画像信号を記憶手段に格納する格

納処理と、上記記憶手段から出力される画像信号と上記入力画像信号との一方を選択する選択処理と、1画面分の入力画像信号を上記記憶手段に格納させる制御を行うと共にこの格納期間に上記選択処理により上記入力画像信号を選択させる制御を行う制御処理とを実行するためのプログラムを記憶している。

【0023】

【発明の実施の形態】

以下、本発明の実施の形態を図面と共に説明する。

図1は本発明による画像処理装置の基本的な構成を示すもので、デジタル画像情報を得るためのADコンバータ105と、画像情報入力から取込める有効データを抽出する(γ処理、ノイズリダクション、タイミング調整、等を行う)デコーダ104と、そのデジタルフレーム情報を格納する記憶部102と、デジタルデータをアナログに戻すDAコンバータ106と、アナログ信号からビデオ信号を生成するビデオエンコーダ107と、上記記憶部102からの出力又は前記CCD出力のデジタル化後の出力(ADコンバータ105出力をデコーダ104により処理したもの)を選択するスイッチ108と、全体を制御する制御部101とを具備している。

【0024】

上記構成により、記憶部102への画像取込みの際、出力画像情報のビデオsyncを意識することなく、且つ出力ビデオ信号を途切れさせることなく、次期画面情報への更新を可能としている。

尚、図中記憶部102のデータ線は、入出力で分けて表現しているが、本実施の形態ではシングルポートデバイスを適用するので双方向けパス構成されるものであり、データの流れを示すのに便宜上分けて表現しているだけである。

【0025】

次に動作について説明する。

上記構成において、記憶部102への信号取込みの際には、スイッチ108をデコーダ104の出力側に選択することにより、記憶部102へ更新画像データを取込みつつ同じデータをDAコンバータ106に出力可能となり、図8のディスプレイ63には現在取込んでいるデータが即表現されることになる。

この1フレームのCCDデータ取込みにより、記憶部102内の画像データは更新される。次のフレームタイミング（フィルード順次）でスイッチ108を記憶部102の出力側に切替えることにより、静止画像が途切れることなく得られる。また、撮像系もスタンバイ状態で待機させることにより、電力も抑制することができる。

【0026】

以上の構成及び動作により、シングルポートのメモリ記憶部102のみで、図13の記憶部102及びビデオメモリ103による効果を出すことができ、安価なシステムを構成できる。且つ上記制御により、ビデオsyncを考慮することなく、記憶部102の内容をディスプレイ表示しながら更新できるので、画面切替え要求を出したユーザを待たせることなく、装置のユーザインタフェースを最適な状態で提供することが可能となる。

【0027】

また、装置の構成自体はシングルポートRAM単独で構成可能であるが、フィルムプレーヤとしては、複数画面分を保持して色々な画像脚色を施す（例えば複数画像を連続してスライドショー的な表現を施す）場合、上記RAMを複数個使用することが必要となる場合がある。このような場合にも、一画面の画像情報更新作業は上述の通りであり、得られる効果も変わりはない。

【0028】

図2は上述した基本構成を用いたAPSフィルムプレーヤの第1の実施の形態を示す。

ここでは、フレームメモリとしてシングルボードのRAMのみを使用し、簡単な回路構成で即座に次期表示画像情報を更新するためのAPSフィルムプレーヤのブロック図を示す。

図2において、図9のフィルム1102を撮像素子（CCD）208で走査し、前段処理としてCDS/AGC処理部209で処理を施す。CDSは関数二重サンプリングであり、CCD各素子の電荷（ポテンシャル）の差を相殺する技術であり、AGCは信号のゲインを自動的に制御する。電気信号として取り出された画像情報は、ADコンバータ210によりデジタル化される。

【0029】

デコーダ203は、上記デジタル化した画像情報を取込み同期化したフレーム構造（フォーマット）を持つデジタルデータ列（符号列）を生成する。このデコーダ203は、図示のようにフレーム構造のための同期化タイミング（HD（水平同期パルス）、VD（垂直同期パルス）、画素クロック）をも出力する。撮像系は、この同期化タイミングをタイミングジェネレータ211に取込み、各素子に必要なフレームタイミング、画素タイミングを生成・出力し、入力系（撮像系）システムの同期をとる。

【0030】

デコーダ203出力の同期化タイミングにより、フレームメモリ202の蓄積も為される。このフレームメモリ202はシングルポートRAMで構成され、メモリコントローラ200より出力されるアドレス・ステータス信号により制御される。メモリコントローラ200は、デコーダ203出力のHD、VDタイミングより撮像系の同期タイミングを得るためのVD検出器204、HD検出器205及び画像情報有効タイミング検出のHDカウンタ206、水平方向の有効画素検知のHDタイマ207等々を経由して得られた画像取込みタイミング情報を基に、有効画像データを格納するタイミング制御を施す。

【0031】

フレームメモリ202への入力データは、デコーダ203の出力を引き込む形となる。またフレームメモリ202の出力データは、入出力同じデータバス上に乗し、マルチプレクサ201へ出力しているので、データがコンフリクトしないための3ステートバッファ219を挿入している。3ステートバッファ219のイネーブル信号もメモリコントローラ200より制御する。さらにメモリコントローラ200は、スイッチングタイミング信号によりマルチプレクサ201の出力切替も行う。マルチプレクサ201により選択・出力されたデジタル画像情報は、DAコンバータ212によりアナログ化され、後段のビデオエンコーダ213の処理により、輝度、色、同期の情報を有したビデオ信号となり、図8のディスプレイ63へ出力される。

【0032】

DAコンバータ212のクロックタイミング及びメモリコントローラ200の制御クロックタイミングは、デコーダ203出力のクロックにPLL回路214により位相同期をかけたクロックのタイミングで制御される。これにより、フレームメモリ202出力とデコーダ203出力の両データのどちらがマルチプレクサ201出力となっても、ディスプレイ63の表示がずれることはない。

【0033】

ビデオエンコーダ213の出力であるビデオ信号の映像タイミングを、コンポジットシンクジェネレータ215で生成する。このジェネレータ機能はコンポジットシンクその他、Hsync、Vsyncをも生成する。これにより、ビデオエンコーダ213がS端子出力（輝度とクロマを分離して送出）に対応することも可能である。メモリコントローラ200及びデコーダ203は、MPU16からのコントロールコマンドをコマンド受信バッファで受信し、撮像フレームのタイミングと同期してそのコマンドを実行に移す。

【0034】

尚、217はMPU216の後述する図3、図4の制御フローを含む制御プログラムが格納されているROMであり、本発明による記憶媒体を構成する。この記憶媒体としては、半導体メモリ、光ディスク、光磁気ディスク、磁気媒体等が用いられる。また218はMPU216演算結果を一時格納するためのワークRAMである。

【0035】

次に、上記構成による制御フローを図3、図4について説明する。制御開始後まずフレームメモリの状態の初期化を行う（ステップS401）。特に必要なければ、実行しなくても良い。次にフィルム撮像画像をイネーブルするため、撮像系を駆動する（ステップS402）。ここでいう撮像系とはタイミングジェネレータ211によりタイミング同期をとっている入力系ブロック（CCD208、CDS/AGC209、A/D210）を指す。CCD駆動自体は随時施行していても差し支えない。ここでいう撮像系駆動とは、バックライトを照射し、フィルム画読み込みを可能としたイネーブル状態を指す。

【0036】

フィルム画読み込みを可能としたら、MPX201の出力をフィルム画読み込みデータ直の側に設定する（ステップS403）。この時、デコーダ203はMPU216により取込み画の最適調整がなされる。HDカウンタ206は、画像取込みタイミング生成のため初期化される（ステップS404）。この状態で、画像取込みの要求を待つ（ステップS405）。この時、ディスプレイ63の画面上にはフィルムスキャン画が表示されている。また、画像取込み要求は例えばユーザが画面を見ながら図8のリモコン66より操作を行った場合に発生する。また、演出上MPU216が次画面要求を自動に発生することも考えられる。

【0037】

画像取込み待機中より、前操作で取込んだ画像を表示する（フレームメモリ202出力イネーブル）側に切替えることも可能である（ステップS406）。但し、制御開始から初期化後直の流れでは、フレームメモリ202中には画像データは存在していない。通常は、初期化時に一定値を書込み展開しておき、上記ステップS406によりメモリ画表示側にMPX201が切替わった際にはカラーパックが表示されるようにしておく。

【0038】

前記画像取込み待機ステップS405において画像取込み要求が発生した場合、次期フレーム開始タイミングとなるVD検出をVD検出器204により行う（ステップS407）。VDは垂直帰線期間の開始を知るタイミングパルスであり、この切替わりを検出することにより、垂直帰線期間の開始・終了を知ることができる。この垂直帰線期間の終了検出と共に、HDカウンタ206、タイマ207の初期化を行い（ステップS408）、HD検出・待機状態とする（ステップS409）。上記の各初期化は、VD検出・待機中に施行しておいても問題はない。

【0039】

HDは、一水平走査毎に発せられる水平帰線期間に同期したパルスであり、一水平走査開始を知ることができる。HD検出器205によるHD検出と共に、HDカウンタ206、HDタイマ207動作を開始する（ステップS410）。HDカウンタ206の値より、画像領域のH（水平走査）位置であるかを設定値（

不図示)と比較する(ステップS411)。実際のフレーム(フィールド)構成は、垂直帰線期間が終了した後幾つかの水平走査を経てから画像情報の開始となるため、上記比較設定値は、それを見越した値に設定する必要がある。ここではCCDの特性に合わせれば良い。

【0040】

画像領域のHでなければ、タイマ207をクリアして(ステップS412)ステップS409で待機する。画像領域のHに入ったならば、H軸中の画素有効位置を検出する(ステップS413)。これは垂直方向と同様に、水平方向にも帰線期間終了後画素有効までに数画素分タイミングがかかる場合があるために行われる。さらに、フレームメモリ202の容量に合わせて不必要画素を棄てる場合も棄てる部分を見越して画素有効位置を検出する。画素有効位置となるまでタイマ207により、画素分のクロックを計数する(ステップS414)。

【0041】

画素有効検出後、A/Dコンバータ210の出力データをデコーダ203経由でフレームメモリ202に格納していく(ステップS415、S416)。本実施の形態では、この間のディスプレイ63への表示画像出力は、取込みデータがそのままMPX212を通過して出力されている。このため、次期データ取込みにより、現表示画面を分断するようなことは無い。

【0042】

1フレーム期間、このメモリ書込み同時ディスプレイ表示を行うことにより、フレームメモリ202の内部データは更新画像データとなっている。V_{sync}が開始され(odd・evenフィールド走査終了はメモリコントローラ200により検知)、現在のフレーム走査が終了したならば(ステップS417)、撮像系を停止し(ステップS418、CCD駆動はそのままにバックライトを消灯し、周辺デバイスをDisableとしてもよい。CCD出力データを無効とするの意)、MPX201出力切替えによりフレームメモリ202出力データを通過させる。このとき、3ステートバッファ219の出力イネーブルを切り、デコーダ203からフレームメモリ202へ向かうデータバスをハイインピーダンスとする(ステップS419)。

【0043】

表示ディスプレイ側のV__sync（及びH__sync）は、コンポジットシンクジェネレータ215でコンポジットシンク生成と同時に行われ、メモリコントローラ200に入力されタイミング検知をしている。現V__syncが終了し次期フレーム走査開始を検知したなら、有効H走査からフレームメモリ202データ読み出しが開始される。（ステップS420、S421）。メモリコントローラ200は、H__syncに合わせて対応画素データをアクセスせしめるアドレス・ステータスを送出する。

【0044】

メモリコントローラ200は、V__syncの開始検知より現フィールドの終了とし、画像切替えのタイミングとしている（ステップS422）。この時、MPU216コマンドより、再びCCD出力面表示要求が発生しているならば、ステップS402へと遷移する（ステップS423）。また、画像表示切断要求（例えば、別途用意されているスーパーインポーズとカラーバックで構成されるメニュー画面表示のため）が発生しているならば、そのブロック出力をDisableとする。継続表示ならば、ステップS420に遷移しメモリ画面表示を続行する（ステップS424）。

【0045】

上記カラーバック出力は、ビデオエンコーダ213から固定値を出力せしめる制御をしても良く、または、ビデオエンコーダ213出力と固定値出力を別途設けたビデオスイッチ（不図示）で切替えても良い。スーパーインポーズ用のOSD（オンスクリーンディスプレイ（不図示））も、DAコンバータ212とビデオエンコーダ213の間に設けても良いし、ビデオエンコーダ213出力以降に設けても良い。

【0046】

本実施の形態によれば、図1に示すように、デジタル画像情報を得るためのADコンバータ105と、画像情報入力から取込める有効データを抽出するデコーダ104と、このデジタルフレーム情報を格納する記憶部102と、デジタルデータをアナログに戻すDAコンバータ106と、このアナログ信号からビデオ信

号を生成するビデオエンコーダ107とを具備し、入力した静止画像情報を表示目的のビデオ信号として出力する画像処理装置において、上記ビデオ信号源を上記記憶部102からの出力、前記CCD入力デジタル化後の入力(ADC105出力をデコーダ104により処理したもの)との径路から選択することを可能とするスイッチ103と、この切替えを含みデータの流れを制御する制御部101とを具備することにより、記憶部102への画像取込みの際、出力画像情報のビデオsyncを意識することなく、且つ出力ビデオ信号を途切れさせることなく、次期画面情報への更新を可能としている。

【0047】

また、シングルポートのメモリのみで、図13の記憶部102及びビデオメモリ103の効果を得ることができ、安価なシステムを構成できる。且つ上記制御により、ビデオsyncを考慮することなく、記憶部102の内容をディスプレイ表示しながら更新できるので、画面切替え要求を出したユーザを待たせることなく、装置のユーザインタフェースを最適な状態で提供することが可能となる。

【0048】

また、前述のように装置構成自体は、シングルポートRAM単独で構成可能であるが、フィルムフレーヤとしては、複数画面分を保持して色々な画像脚色を施す(例えば複数画像を連続してスライドショー的な表現を施す)場合、前記RAMを複数個使用することが必要となる場合がある。このような場合にも、一画面の画像情報更新作業は上述の通りであり、得られる効果も変わりはない。複数のシングルポートRAMを各独立に制御することにより、デュアルポートの類を適用するよりもかなり回路の簡素化が図れるものである。

【0049】

図5に第2の実施の形態を説明する。

本実施の形態では、シングルポートメモリを使用してインデックス画像を構成しながら表示する方法を示す。このインデックス画像は、前述の図12(C)に示した形態での前記フィルム1102画の複数画表示を指す。ディスプレイ表示画面中にフィルム画を縮小タイルとして生成し、このタイルを並べていくような制御である。

【0050】

上記縮小タイル画を生成、添付しながらインデックス画をディスプレイ表示するには、前記シングルポートメモリを複数用意する必要がある。しかし、この場合にもシングルポートメモリの各動作制御を切り離して考えられるので、専用のビデオRAMやデュアルポートメモリを使用するよりは装置構成は遙かに簡素化される。本実施の形態では説明の簡素化のため、シングルポートメモリを一個用いたタイル対象画を一旦表示フレーム一杯に表示しながらタイルを生成し、全対象タイルをインデックス領域に添付した時点でインデックス画像にディスプレイ表示を切替える方式を採る。

【0051】

図5においては、ローパスフィルタ301、間引き処理部302及び3ステートバッファ304以外の部分は図2の構成と等価なので、重複する説明は省略する。上記各部301、302、303及び304は上記縮小タイル画生成のためのものであり、（縮小しない）通常のフレーム画出力の際には間引き処理部302と3ステートバッファ219との間のスイッチを切替えることによって、ローパスフィルタ301、間引き処理部302経路を回避する。この時、フレームメモリ202データバスからバッファ303への3ステートバッファ304をDisableとしておくのは言うまでもない。

【0052】

縮小処理は、画素を減らす処理であり、即ちサンプリング周波数が低くなるに等しい。従って、折り返し歪を生じないためには現行サンプリング周波数のデータの帯域を制限する必要がある。ローパスフィルタ301は、そのためのフィルタ手段である。このフィルタ301を通過したデータを間引くことにより、縮小は成される。間引き処理部302はそのための手段であり、ディスプレイ表示の画質が許すなら単純間引きでも良いし、隣接画素との演算を施しても良い。

【0053】

バッファ303は、フレームメモリ202内容の一部を呼出し、ローパスフィルタ301、間引き処理部302を経由させるデータを一時保持するバッファである。通常、フレームメモリ202は市販のDRAM等を使用する。例えばRA

M容量が16Mbit相当であれば、 640×480 の正方格子フレームが3フレーム（1画素色差、輝度各8bitとして）格納できる。このRAM内部を幾つかのパーティションに分割し、現スキャンフィルムフレームデータのあるパーティションに格納し、その一部をバッファ303に少量呼出して縮小処理を施し、タイル画像をRAM内の別のパーティションに格納していくものである。各所望フィルム画像をタイル化、添付後の同パーティションデータをビデオアウトすることにより、インデックス画像が得られる。

【0054】

図6、図7は本実施の形態の制御フローであり、ROM17に格納されている。ステップS501～S514までは、図3、図4のフローS401～S414と同様に行われる。

ステップS515において、ユーザは既にインデックス画要求をするかどうかを前記リモコン66操作により選び、MPU216はメモリコントローラ200に対して制御要求を出している。但し、画像有効からフレームメモリ画像取込み準備までは、単一画像表示と等価な制御が行われる。フレームメモリ202は、前述の如く複数パーティションに分割される。その内の1パーティションを全フレーム格納とする。フレームメモリ202内の全フレーム格納位置に1フレーム格納が終了したら（ステップS516）、MPU216よりの（メモリコントローラ200）制御要求がマルチ画ストレージでなければ、ステップS521へ遷移する。ここで言うマルチ画（マルチ画面）とは、インデックス画面と同義語である。

【0055】

表示要求がマルチ画（インデックス）であれば、タイル格納エリアを指定し（ステップS518）、上記各部301～304による前記縮小処理により、タイル画を生成し格納する（ステップS519）。タイル画とは、前述の如く縮小したフレーム画像を指し、タイル格納エリアとは、生成したタイルを通常フレームエリアの（例えば 640×480 画素の座標のうちの）どこへ貼付けるかを示したものである。マルチ画処理では、所望のタイル添付が終了するまで（例えば、インデックス格納領域の1フレーム分がFullになるまで）ステップS504

から今までの処理フローを繰り返し行う（ステップ S 5 2 0）。

【0056】

所望なフレーム情報がストレージされたときは、CCD走査及び、ディスプレイ走査は次期フレーム（フィールド）走査へ向けてV_sync中である。この時、フレームメモリデータを表示すべく撮像系を停止する。この停止についての概念は、第1の実施の形態と同様である。また、ステップ S 5 0 6からの遷移の場合も、V_sync中を以って撮像系を停止とする。

【0057】

MPX 2 1 0の出力をCCDデータ側から、フレームメモリ 2 0 2出力側へと切替える（ステップ S 5 2 2）。V_syncの終了を待って（ステップ S 5 2 3）、ディスプレイ次期フィールド走査からは、フレームメモリ 2 0 2データをリード、ビデオエンコーダ 2 1 3出力とする。本フローでは1H（水平走査分）リードとし（ステップ S 5 2 4）、次期V_syncが来るまで継続される（ステップ S 5 2 5、S 5 2 6）。尚、図3、図4にこの記載はないが、図3、図4も上記と同様のフローである。V_syncが開始された時点で、次のディスプレイ表示選択制御の確認を行う。次期表示がCCD画データスルーであれば、ステップ S 5 0 2に遷移し、撮像系駆動制御を実行する（ステップ S 5 2 7）。ここでメニュー画表示要求ならば、本フローを抜け別途メニュー画表示制御へと遷移する（ステップ S 5 2 8）。さもなくば、現メモリデータ表示続行として、ステップ S 5 2 3へと遷移し、以上フローを継続する。

【0058】

【発明の効果】

以上説明したように本発明によれば、1画面の入力画像信号を記憶手段に取り込む際には、この入力画像信号を同時に出力させるように構成したことにより、画像信号を途切れさせることなく、記憶手段の内容を次の画像に更新することができるので、画像表示を行う場合に、次の画像に移るときに画像が途切れることなく画面の転換を行うことができる。また画像の変更を指示してから画像が変わるまでの待ち時間を少なくすることができる。

【0059】

また、記憶手段に一旦格納した後は、この格納された画像信号を出力させることにより、同じ画像信号を出力し続けることができる。

さらに、記憶手段を複数に分割し、その1つの領域に入力画像を取り込み、縮小等の処理を行った後、他の領域に嵌め込むことにより、インデックス画面を作成することができる。

【図面の簡単な説明】

【図1】

本発明の実施の形態を示すブロック図である。

【図2】

本発明を適用したAPSフィルムプレーヤの第1の実施の形態を示すブロック図である。

【図3】

第1の実施の形態の動作を示すフローチャートである。

【図4】

第1の実施の形態の動作を示すフローチャートである。

【図5】

APSフィルムプレーヤの第2の実施の形態を示すブロック図である。

【図6】

第2の実施の形態の動作を示すフローチャートである。

【図7】

第2の実施の形態の動作を示すフローチャートである。

【図8】

フィルムプレーヤの外観図である。

【図9】

APSフィルムの外観図である。

【図10】

ELASR-170A4フィールドシーケンス(NTSC)を示すタイミングチャート図である。

【図11】

A P S インデックスプリントの構成図である。

【図 1 2】

表示分割の例を示す構成図である。

【図 1 3】

従来の画像処理装置の要部のブロック図である。

【図 1 4】

1 フレーム表示タイミングの構成図である。

【符号の説明】

60 フィルムプレーヤ装置本体

63 テレビジョンディスプレイ

101 制御部

102 記憶部

104 デコーダ

105 A/D変換器

106 D/A変換器

107 ビデオ・エンコーダ

108 スイッチ

200 メモリコントローラ

201 マルチプレクサ

202 フレームメモリ

203 デコーダ

216 MPU

217 ROM

301 LPF (ロー・パス・フィルタ)


302 間引き処理部

303 バッファ

特平 1 0 — 0 2 5 4 3 6


【書類名】 図面

【図 1】




●
特平 1 0 - 0 2 5 4 3 6


【図 2】




【図 3】




【図 4】



【図 5】




【図 6】




●
特平 10-025436


【図 7】




【図 8】




【図 9】




【図 10】




【図 1 1】



【図 12】




【図 13】



【図 14】

1フレーム表示タイミング



【書類名】 要約書

【要約】

【課題】 撮影済み写真フィルムの各コマをCCDで撮像してメモリに格納し、メモリから取り出して表示する場合、次のコマへの表示画面の転換を画像が途切れることなく、かつ待ち時間を短くして行う。

【解決手段】 CCDで撮像して入力されるフィルム1コマの画像情報は、A/Dコンバータ105、デコーダ104で処理されて記憶部102に格納される。この格納期間中に上記画像情報はスイッチ108を介してD/Aコンバータ106、ビデオエンコーダ107で処理されて表示情報として出力される。格納終了後はスイッチ108が切替わり、記憶部102の画像情報が取り出され、処理された後、出力される。

【選択図】 図1

【書類名】 職権訂正データ
【訂正書類】 特許願

<認定情報・付加情報>

【特許出願人】

【識別番号】 000001007

【住所又は居所】 東京都大田区下丸子3丁目30番2号

【氏名又は名称】 キヤノン株式会社

【代理人】 申請人

【識別番号】 100090273

【住所又は居所】 東京都豊島区東池袋1丁目17番8号 池袋TGホ
ーメストビル5階 國分特許事務所

【氏名又は名称】 國分 孝悦

出 願 人 履 歴 情 報

識別番号 [000001007]

1. 変更年月日 1990年 8月30日

[変更理由] 新規登録

住 所 東京都大田区下丸子3丁目30番2号

氏 名 キヤノン株式会社